新思科技近日宣布提供運(yùn)行速度達(dá)3.2 Gbps且經(jīng)驗(yàn)證的HBM2E PHY IP核，滿足先進(jìn)圖形、高性能計(jì)算和網(wǎng)絡(luò)芯片的高吞吐量要求。通過臺(tái)積公司CoWoS®先進(jìn)封裝技術(shù)驗(yàn)證,新思科技DesignWare® HBM2E PHY IP核提供符合JEDEC HBM2E SDRAM標(biāo)準(zhǔn)的微凸塊陣列，達(dá)到最短的2.5D封裝路徑以及最高的信號(hào)完整性。
聚合帶寬為409 GBps，HBM2E PHY提供先進(jìn)的FinFET工藝芯片所需的海量計(jì)算性能。HBM2E IP核是新思科技包括DDR5/4/3/2和LPDDR5/4/3/2 IP核在內(nèi)的全面內(nèi)存接口IP核解決方案的一部分，這些解決方案已在數(shù)百個(gè)設(shè)計(jì)方案中得到了充分驗(yàn)證，并在數(shù)百萬個(gè)芯片中使用。
SK海力士HBM 事業(yè)部高級(jí)副總裁、DRAM 設(shè)計(jì)負(fù)責(zé)人Jun Hyun Chun表示：“作為一家全球領(lǐng)先的半導(dǎo)體生產(chǎn)商，SK海力士大力投資開發(fā)強(qiáng)大的DRAM，以期提供更高的容量和處理速度，同時(shí)保持嚴(yán)格的質(zhì)量控制。我們持續(xù)與新思科技合作，為客戶提供經(jīng)過充分測(cè)試，并與DesignWare HBM2E IP核具有互操作性的高性能HBM DRAM解決方案，提供先進(jìn)工藝中計(jì)算密集型芯片所需的容量、吞吐量和功率?！?
臺(tái)積公司設(shè)計(jì)基礎(chǔ)架構(gòu)市場(chǎng)事業(yè)部資深總監(jiān)Suk Lee表示：“雙方長(zhǎng)期成功合作為共同客戶提供了獲取基于臺(tái)積公司先進(jìn)工藝高品質(zhì)DesignWare IP核的機(jī)會(huì)，廣泛應(yīng)用于高性能芯片的應(yīng)用中。臺(tái)積公司行業(yè)領(lǐng)先的7納米工藝和CoWoS®封裝技術(shù)與新思科技經(jīng)驗(yàn)證DesignWare HBM2E IP核相結(jié)合，使開發(fā)者能夠以更高的產(chǎn)量實(shí)現(xiàn)更快從驗(yàn)證到封裝的生產(chǎn)過程，同時(shí)將集成風(fēng)險(xiǎn)降到最低。“
新思科技解決方案事業(yè)部營銷高級(jí)副總裁John Koeter表示：“高性能計(jì)算芯片需要更多的內(nèi)存帶寬來管理大量的數(shù)據(jù)傳輸，以支持豐富的圖形和機(jī)器學(xué)習(xí)工作量。作為領(lǐng)先的內(nèi)存接口IP核提供商，新思科技提供了一系列經(jīng)驗(yàn)證的DesignWare內(nèi)存接口IP核解決方案，具有領(lǐng)先的功耗、性能和面積優(yōu)勢(shì)，以滿足最具挑戰(zhàn)性的吞吐量需求。”
